IT之家 Am 14. Oktober berichtete die Yonhap-Allgemeine, dass Ahn Hyun, der Leiter der Entwicklung bei SK Hynix, heute auf der „28. koreanischen Halbleitermesse“ (SEDEX 2026) im COEX-Gebiet in Seoul einen Hauptvortrag hielt. Er prognostizierte, dass im Jahr 2030 die Leistung der AI-Infrastruktur etwa 20-mal höher sein wird.
An Xuan wies darauf hin, dass der aktuelle Markt für KI-Inferenzen gleichzeitig in drei Dimensionen schnell expandiert: die Steigerung der Komplexität der Aufgaben, der Anstieg der Menge an Informationen pro Einzelfall (Kontextlänge) und der Ausbruch der Anzahl der Inferenzanfragen. Diese Faktoren interagieren miteinander und führen zu einem schnellen Wachstum der Anforderungen an die KI-Recheninfrastruktur.
Mit dem steigenden Bedarf an AI-Inferenzen wird die Rolle der Speicher, die für die Speicherung und Übertragung großer Datenmengen verantwortlich sind, immer wichtiger. Insbesondere die Kapazität des „Key-Value-Caches“ zur Aufbewahrung und Wiederverwendung vorheriger Verarbeitungsinformationen wächst kontinuierlich, was die Systeme dazu zwingt, die Daten auf verschiedenen Medien wie HBM, DRAM und SSD zu verteilen. Analysen zeigen, dass die Datenübertragungen im Zuge dieses Prozesses zu einem neuen Engpass werden, der die Leistung beeinträchtigt und die Energieverbrauch des Systems erhöht.
Dazu machte An Xuan diese Prognose dass die Leistungsfähigkeit der KI-Infrastruktur bis 2030 etwa 20 Mal zunehmen wird.
An Xuan betont, dass die Branche nicht nur auf die Steigerung der Leistung eines einzelnen Speicherchips beschränkt sein darf, sondern dringend eine globale Lösung benötigt, die die gesamte Speicherstruktur optimiert.
Dafür fördert SK Hynix gleichzeitig die Entwicklung von Next-Gen-Speichertechnologien wie 3D-stapelbaren DRAM und hochbandigen Flash-HBF, während es die Leistung des bestehenden HBM weiter optimiert:
3D-stapelbarer DRAM: Durch die direkte Stapelung von DRAM über Logikchips wie GPU und NPU wird das Übertragungsvermögen erheblich verbessert, während die Energieverbrauchung signifikant reduziert wird.
Hohe Bandbreite-Flash HBF: Die bereits in HBM angewandte Siliziumkanal-3D-Stapelung und die Hochgeschwindigkeits-I/O-Schnittstellentechnologie werden in NAND-Flash eingesetzt, um eine völlig neue Speicher Ebene zwischen HBM und DRAM zu schaffen.
Laut Berichten von IT Home zielt SK Hynix darauf ab, die Bandbreite von HBF auf etwa 50 % der von HBM in derselben Generation zu erhöhen und gleichzeitig eine etwa 10-fache Kapazitätsausweitung zu erreichen.