Jia Haonan, berichtend aus Å Feisi Temple. Quantum Bit | Öffentlicher Account QbitAI
Je mehr ein Unternehmen von Software lebt, desto wichtiger ist ihm die Hardware——
Das für seine Autonomie-Fahrmodelle bekannte UnternehmenMomentatauchte beim ersten öffentlichen Auftritt eines erst gut zwei Jahre alten Chipunternehmens auf.
Der erste Chip: Day-0-Adaptation.
Die Schwestergesellschaften sind endlich vereint – das stärkste Unternehmen für Autonomie-Fahrmodelle bekommt Flügel dazu.
Xinwei Hangtu XHEARTist nun Momentas Hardwarespartner.
Mit Modell und Chip stehen sowohl die Leistung von Momentas Autonomie-Fahrmodellen als auch das Unternehmen insgesamt vor einer Neubewertung ihres Werts.
KI-Rechenleistungsausnutzung bei „99 Prozent“ – was für ein Chip ist das? Und wer hat ihn gebaut?
Der Chip heißtX7 Ultra. Betrachtet man nur den Wert der Rechenleistung, kann er Ende 2026 kaum noch als „extrem“ gelten –700 TOPS。
. Doch der Hersteller betont vor allem zwei andere Kennzahlen.
Zunächst:Die Ähnlichkeit der Ausgaben quantisierter Modelle mit dem FP32-Basismodell übersteigt 99,99 %。
. Damit will man ausdrücken: X7 Ultra bietet zwar tatsächlich eine höhere Inferenzeffizienz, lässt aber quantitative Fehler nicht unbegrenzt anwachsen, sondern verlangt, dass die Ausgaben des quantisierten Modells möglichst eng am FP32-Modell bleiben.
Denn große Modelle verschlingen enorm viel Rechenleistung, Speicher und Energie; der Hauptweg, den Modellgewichts- und Rechenaufwand zu senken, liegt in der Reduzierung von Speicher- und Rechenaufwand. Wird jedoch zu stark komprimiert, können die Ausgaben auch abweichen.
Ob sich diese Rechnung sauber aufgehen lässt, entscheidet direkt darüber, wie groß ein Modell innerhalb eines begrenzten Energiebudgets überhaupt laufen kann.
Die zweite Kennzahl ist:Die Rechenauslastung der NPU erreicht 98,7 %, was bedeutet, dass die KI-Recheneinheiten im Chip während der Ausführung der Testaufgaben fast die ganze Zeit effektive Rechenarbeit leisten und kaum untätig sind.
Das bedeutet üblicherweise auch, dass Chiparchitektur, Datenübertragung und Software-Scheduling gut aufeinander abgestimmt sind und die Recheneinheiten selten leerlaufen, weil sie auf Daten oder Befehle warten.
Die offiziellen Referenzdaten lauten: Im Vergleich zu branchenführenden Produkten wird der Speicherbandbreitenverbrauch um 80 % gesenkt und die Energieeffizienz um 100 % gesteigert.
Betrachtet man vor diesem Hintergrund erneut die 700 TOPS Rechenleistung, versteht man, worin der Unterschied liegt:
Dies ist daserste Mal in der Branche, dass die Chip-Leistung mit „Großmodell-Rechenleistung“ beschrieben wird。
Früher sprach man bei TOPS meist von dichter oder sparser Rechenleistung. Diese Konzepte können zwar die theoretische Rechenfähigkeit eines Chips beschreiben, beantworten aber nur schwer eine Frage, die näher an der tatsächlichen Erfahrung liegt: Wie schnell und wie stabil läuft ein Modell, das tatsächlich für das intelligenten Fahren eingesetzt wird, wenn man es auf den Chip lädt?
Beispielsweise messen Labor-Metriken wie APS die Laufzeit eines einzelnen Modells und helfen Ingenieuren dabei, die Chip-Performance zu analysieren.
Große Modelle für das intelligente Fahren in der Praxis umfassen jedoch komplexe Netzwerkstrukturen, unterschiedlichste Operatoren, häufige Lese- und Schreibvorgänge von Daten sowie die Scheduling zwischen verschiedenen Rechenaufgaben. Es ist nur begrenzt sinnvoll, die Geschwindigkeit eines einzelnen Schritts zu maximieren, weil andere Schritte durch wartende Daten, unzureichende Speicherbandbreite oder ineffizientes Scheduling die Gesamtgeschwindigkeit bremsen.
Am Ende kann so eine Lücke zwischen Labor-Benchmarks und der tatsächlichen Performance von Serienmodellen sowie dem Fahrerlebnis entstehen.
Der Ansatz der Bewertung von „Rechenleistung für große Modelle“ besteht darin, Chips direkt mit realen Serienmodellen für das intelligente Fahren zu testenund sich nicht nur auf Labor-Benchmarks zu stützen.
Damit verlagert sich der Bewertungsgegenstand von relativ isolierten Rechenaufgaben hin zu großen Modellen für das intelligente Fahren im realen Einsatz.
Diese Bewertung hat noch mehrere weitere klare Randbedingungen: Die Modellstruktur darf nicht beliebig verändert werden, die Rechengenauigkeit muss garantiert sein und das Fahrerlebnis darf nicht leiden. Der Chip muss unter diesen Bedingungen die Modelleffizienz so weit wie möglich steigern.
Genau das möchte die Kennzahl „Rechenleistung für große Modelle“ messen: wie viel Rechenleistung ein Chip unter realen Serienmodellen und strengen Einsatzbedingungen tatsächlich bereitstellen kann, damit die Leistungszahlen die Arbeit, die ein System für das intelligente Fahren tatsächlich zu erledigen hat, genauer beschreiben.。
Und diesesModell ist in der jetzigen Phase das R7-Weltmodell von Momenta——
Und wir verschweigen es nicht: Dieses Chip-Unternehmen hat tatsächlich eine sehr tiefe Verbindung zu Momenta.
XinXin HangTu——XHEART, zwischen den beiden Unternehmen besteht keine direkte Kapitalbeteiligung; nur Momenta-Gründungsmitglieder Cao Xudong und Xia Yan halten über den Mehrheitsaktionär indirekt Anteile an XinXin HangTu.
ist ein „Schwesterunternehmen“ von Momenta; das erste Serienprodukt X7 wird tatsächlich bereits in Neufahrzeugen von SAIC Volkswagen serienmäßig verbaut, doch die diesjährige Vorstellung des X7 Ultra ist der erste offizielle öffentliche Auftritt von XinXin HangTu.
Welche Veränderungen für das intelligente Fahren bringen großes Modell plus Chip mit großer Rechenleistung?
Stellen wir uns zunächst vor, wie ein Fahrmodell für intelligente Fahrfunktionen im Auto arbeitet.
Kameras und LiDAR liefern die Daten hinein, das Modell beginnt Schicht für Schicht zu rechnen, und am Ende entstehen die Informationen, die für Wahrnehmung und Fahrentscheidungen benötigt werden – der gesamte Ablauf muss in begrenzter Zeit durchlaufen sein.
Das Problem ist, dass innerhalb des Chips leicht eine unbequeme Situation entsteht: Die Recheneinheiten sind zwar kräftig, warten aber auf Daten; manche Operatoren rechnen blitzschnell, andere Operationen bremsen die gesamte Kette aus; und die Sensordaten werden immer mehr, während sich vorne in der Verarbeitung eine lange Schlange bildet.
Das größte Risiko von KI-Rechenchips am Straßenrand bzw. im Endgerät ist daher, dass an einer Stelle kräftig aufs Gaspedal getreten wird, während die übrigen Glieder nur gemächlich hinterherkommen.
Der erste Schritt des X7 Ultra besteht darin,die NPU als Architektur mit besonders großen Kernen aufzubauenund die Interconnect-Bandbreite zwischen den Kernen zu erhöhen.
Diese Überlegung wird direkt von der Rechenweise großer Modelle angetrieben:
Nachdem der Modellumfang gewachsen ist, müssen zahlreiche Rechenaufgaben organisiert und ausgeführt werden, und die Recheneinheiten tauschen dabei auch Daten aus– ein Superkern kann zusammen mit effizienterer Vernetzung die Verluste bei der Zusammenarbeit verringern und die Rechenressourcen zusammenhängender arbeiten lassen.
Aber schnelle Matrixberechnungen bedeuten noch lange nicht, dass das gesamte Modell schnell ist, denn in neuronalen Netzen gibt es auch viele „Nebenrollen“-Operatoren wie LayerNorm, Softmax und Transpose usw.
Sie tragen vielleicht nicht den größten Rechenanteil bei, tauchen aber möglicherweise immer wieder im Ausführungspfad des Modells auf; wird ein Operator langsam verarbeitet, müssen die nachfolgenden Berechnungen auf die „Übergabe“ warten.
Der X7 Ultra ist für solche Operationen mit spezialisierten Recheneinheiten ausgestattet,was so viel bedeutet, dass häufige Aufgaben im Modell eigene Arbeitsplätze zugewiesen bekommen, wodurch die Zeit verkürzt wird, in der allgemeine Rechenressourcen durch diese Operationen blockiert sind.
Ist die Hardware-Arbeit organisiert, muss auch die Software die Aufgaben richtig verteilen können.
Damit ein Modell auf dem Chip läuft, müssen Kompilierung und Scheduling durchlaufen werden; werden aber jede Operation einzeln ausgeführt und Zwischenergebnisse ständig in den externen Speicher zurückgeschrieben und wieder ausgelesen, verschwenden die Recheneinheiten viel Zeit mit dem Warten auf Daten.
Der X7 Ultra – bzw. XinXin HangTu für alle seine Chips – hat eine einheitliche Lösung geschaffen: die KI-Toolchain,die durch Berechnungsgraph-Fusion, parallele Ausführung und Aufgabenplanung die zusammenführbaren Berechnungen möglichst verknüpft und den ständigen Hin- und Hertransport von Zwischendaten reduziert.
Bei diesem Produkt spiegelt sich das darin, dass der Speicherbandbreitenverbrauch des X7 Ultra im Vergleich zu üblichen Produkten um 80 % sinkt und die Energieeffizienz um 100 % steigt – diese beiden Zahlen entsprechen genau den Designzielen, den Datentransport zu reduzieren und die Auslastung der Rechenressourcen zu verbessern.
Allerdings besteht ein System für intelligentes Fahren nicht nur aus neuronalen Netzen; bevor die Sensordaten ins Modell gelangen, gibt es einige vorbereitende Arbeiten.
Beim LiDAR etwa erzeugt eine höhere Strahlenzahl in derselben Szene eine dichtere Punktwolke mit mehr Details, und der Verarbeitungsaufwand steigt mit; außerdem gibt es in der Kamera-Kette ein leicht übersehenes Problem: Jitter bei der Latenz.
Der X7 Ultra bietet dafür gezielte Lösungen, etwa einen dedizierten LiDAR-Beschleuniger im Verarbeitungssubsystem, der 20 Millionen Punkte pro Sekunde verarbeiten kann und damit die Anforderungen der Punktwolkenverarbeitung von LiDAR der Klasse mit tausend Linien unterstützt.
Für die Kamera-Verarbeitungskette wurde die lokale Multi-Core-Verarbeitung und die Pipeline-Steuerung optimiert; die Verarbeitungsstabilität steigt gegenüber traditionellen Lösungen um 100 %.
Natürlich gibt es auch noch den „Disponenten“ des gesamten Chips – die CPU.
Der X7 Ultra verwendet eine Arm-v9-Automobil-CPU,und das ist die erste Umsetzung der Arm-v9-Architektur in China.
Gegenüber der vorherigen Generation steigt die Kernleistung um 20 %, die Energieeffizienz um 10 %, zudem wurden Vektorverarbeitung, Multi-Core-Koordination und L3-Cache-Zugriff optimiert.
Die letzte Hürde ist die Sicherheit: Der SoC des X7 Ultra erreicht den ASIL-B-Standard, der integrierte MCU erreicht ASIL-D und übernimmt Aufgaben der funktionalen Sicherheit auf verschiedenen Ebenen, um eine Hardware-Grundlage für Fehlerüberwachung, Steuerung und Ausnahmebehandlung bereitzustellen.
Betrachtet man diese Designpunkte zusammen, so stapelt X7 Ultra nicht nur Rechenleistung auf das NPU, sondern bringt Rechenprozesse, Datenbewegung, Sensorverarbeitung und Systemplanung gemeinsam in Einklang:
Modellberechnungen warten weniger, der Datenein- und -ausgang läuft reibungsloser, die Frontend-Verarbeitung bremst nichts aus, sodass der gesamte Chip Aufgaben des intelligenten Fahrens effizienter verarbeiten kann.
Genau das erklärt auch, warum XinXin HangTu immer wieder betont, dass das Testen des Chips mit einem produktionsreifen Großmodell für intelligentes Fahren gegenüber Labor-Teststandards die sinnvollere Methode ist.
Was genau ist das Mooresche Gesetz des intelligenten Fahrens?
Schon in der Zeit, als das autonome Fahren noch in einer „prahistorischen Phase“ steckte – also in der Ära, die auf High-Definition-Karten plus Regeln setzte und in der die Branche „Stadteröffnungen“ als goldenen Maßstab ansah – predigte Momentas CEOCao Xudongunermüdlich in der Branche: Daten-Flywheel, Gehen auf zwei Beinen …
Seine damaligen Ansichten, die aus dem Rahmen fielen, sind heute zum allgemein anerkannten technischen Konsens geworden: End-to-End, kartenlos, datengetrieben, Reinforcement Learning, Weltmodelle …
Das erklärt auch unmittelbar, warum sich Momenta in der Welt des autonomen Fahrens, in der viele Helden hervorgehen, herausheben konnte: In der Breite der kooperierenden Automobilhersteller, der Anzahl der Fahrzeugmodelle und der Zahl der ausgelieferten Lösungen sticht es heraus.
Beim ersten öffentlichen Auftritt von XHEART und dem Start der Veröffentlichung des X7 Ultra aktualisierte Cao Xudong zum ersten Mal nach außen seine Erkenntnisse.：
Es ist als Momentas dritte wichtige Einschätzung zu bezeichnen, dass „das große Sprachmodell den Chip definiert“.。
Die Kerndefinition lautetDie Fähigkeiten der Modelle für intelligentes Fahren wachsen stetig, und die Rechenarchitektur muss sich gemeinsam mit den Modellen weiterentwickeln., daher muss das Moore'sche Gesetz des intelligenten Fahrens ebenfalls neu bewertet werden.
Diese Erkenntnis reifte im Jahr 2022 und wurde ab 2023 von Xinxin Hangtu in die Praxis umgesetzt – zeitlich zusammenfallend mit der raschen und tiefgreifenden Umstrukturierung auf grundlegender Ebene, die das autonome Fahrsystem durchlief.
Auf Hardware-Ebene beginnen die Skaleneffekte der Serienproduktion von L2 zu wirken: Die Kosten für Sensoren und Chips sinken rasch, und intelligente Lösungen in der „Übertasse“-Ausstattung haben damit die Grundlage für den Serieneinsatz in Fahrzeugen.
Auf Modellebene ersetzt das datengetriebene Paradigma schnell die traditionellen Methoden: nicht nur die Transformer-Architektur, auch die iterative Optimierung der Modelle selbst hat sich verändert – von manueller Parameterabstimmung und regelbasierten Beschränkungen hin zum Zurückspielen groß angelegter Daten mit spezifischen Verteilungseigenschaften, die das Reinforcement Learning antreiben.
Währenddessen lernen Transformer-basierte End-to-End-Modelle für autonomes Fahren im Wesentlichen durch enorme Datenmengen die Umgebungsrepräsentation, zeitliche Zusammenhänge und Fahrentscheidungen. Die Inhalte, die das Modell verarbeiten muss, werden immer komplexer: Es muss die aktuelle Straßenlage verstehen und zugleich Informationen aus aufeinanderfolgenden Zeitpunkten kombinieren, um das Verhalten von Fahrzeugen, Fußgängern und anderen Verkehrsteilnehmern einzuschätzen und daraus schließlich Fahrmanöver abzuleiten.
Weltmodelle legen darüber hinaus besonderen Wert auf die Vorhersage des Zustands der physischen Welt und ihrer künftigen Veränderungen, wodurch Systeme eine stärkere Fähigkeit zum Verständnis der Umwelt und zur Voraussage zukünftiger Entwicklungen erhalten.
Cao Xudong ist der Ansicht, dass Endmodelle für die großflächige Umsetzung des autonomen Fahrens mindestens die Größenordnung von 10B oder sogar 100B Parametern erreichen müssten; nur dann wäre eine echte L4-Bereitstellung in Serie mit einem Start im Millionenbereich möglich.
Die Parametergröße des Modells ist nur eine von mehreren Dimensionen; auch Operator-Typen, die Art des Datenzugriffs und die Parallelitätsbeziehungen der Rechenaufgaben beeinflussen, ob das Modell in Echtzeit im Fahrzeug laufen kann.
Damit wird der Rechenaufwand, dem der Chip gegenübersteht, auf eine deutlich größere Größenordnung gehoben – die gleichzeitige Erfüllung der Anforderungen an Leistungsaufnahme, Fahrzeugtauglichkeit (Automotive-Reliability) und Kostenrestriktionen, bis hin zur Detailfrage, welche Operatoren eine spezialisierte Beschleunigung verdienen, welche Daten wiederholte Übertragungen reduzieren müssen und welche Rechenaufgaben sich parallel verarbeiten lassen … all dies muss bereits in der Chipentwurfsphase in Abstimmung mit der Modellarchitektur berücksichtigt werden.
Wenn man den Daten-Flywheel, das Gehen auf zwei Beinen und Chips mit nativer Architektur miteinander kombinieren kann, dann hängt der Fortschritt der Modelle nicht mehr nur von punktuellen Optimierungen des Algorithmus-Teams ab, sondern auch die zugrunde liegende Hardware entwickelt sich gemeinsam mit den tatsächlichen Anforderungen der Modelle weiter.
Die technologische Plattform von Momenta hätte damit die Möglichkeit, Datenakkumulation, Modelltraining und Iteration, Chip-Berechnungen sowie die letztendliche Massenproduktion und Implementierung zu durchdringen.
In den Jahren 2022 bis 2026 verbesserte sich das intelligente Fahrerlebnis ungefähr alle zwei Jahre um das 10-Fache – dies war in der Branche bislang als das „Mooresche Gesetz“ des intelligenten Fahrens allgemein anerkannt.
Betrachtet man dies jedoch im Rahmen von „Große Modelle definieren den Chip“, so hat Momenta bereits eine neue positive Rückkopplungskette in die Praxis umgesetzt:Die Modelle bestimmen den Rechenbedarf, und die Rechenarchitektur beeinflusst wiederum, in welcher Größenordnung und zu welchen Kosten die Modelle im Fahrzeug deployt werden können.
Die Ausweitung der Serienproduktion schafft wiederum kontinuierliche Bedingungen für die Datensammlung der Modelle und die Überprüfung ihrer Fähigkeiten; wenn alle Glieder zusammenwirken, kann ein einzelner technischer Durchbruch sich in die Iterationsgeschwindigkeit des gesamten Systems umwandeln.
Das 10-Fache alle 2 Jahre ist möglicherweise kein festschreibender Wert.„Große Modelle definieren den Chip“ beschleunigt derzeit das Mooresche Gesetz des intelligenten Fahrens auf Richtung einer 10-fachen Verbesserung pro Jahr.
Am ehesten lässt sich dies zuerst bei der Umsetzung von L4-Autonomem Fahren überprüfen, darunter autonome Taxis, autonome Paketboten, autonome Lkw und andere Formen.
Die Recheneffizienz im Fahrzeug ist höher, und es verfügt überOptimierung von Chip-Operatoren auf IP-EbeneMomenta, das über Partner sowie eine ausgereifte Produktions- und Lieferkette und Kostenkontrollfähigkeit verfügt, wird zu einer Variable mit dem größten Einflussgewicht.
Der englische Name von Xinxin Hangtu, XHEART, bewahrt ein X, das weiter ausbaubar ist: Heute sind es Automobile, in Zukunft könnten es auch Roboter und andere intelligente Endgeräte sein – Momentas Technologieökosystem hat damit die Möglichkeit, sich vom autonomen Fahren auf die allgemeine physikalische KI auszuweiten.
Schließlich haben autonomes Fahren und Robotik gemeinsame Anforderungen in Bezug auf Wahrnehmung, Entscheidungsfindung, Echtzeitreaktion und Energieeffizienz; die strengeren thermischen Constraints von Robotern verleihen auch dem von Xinxin Hangtu stets betonten Design mit niedrigem Energieverbrauch einen größeren potenziellen Wert.
Zwar müssen verschiedene intelligente Endgeräte ihre Produktlösungen weiterhin um konkrete Aufgaben herum neu gestalten, doch bei Chiparchitekturen für Transformer-Großmodelle, zugrunde liegenden Toolchains und Erfahrungen mit Software-Hardware-Kooperation sind Momenta und XHEART bereits einen Schritt voraus.