IT之家 El 11 de noviembre, el público oficial de Huawei Kirin publicó un artículo en el que se describe en detalle el primer chip con tecnología τ, la serie Kirin 9050, y su nueva arquitectura NPU de Da Vinci. Este chip permite el funcionamiento de modelos grandes de 30B en el lado del dispositivo, y tiene las características de no necesitar conexión a internet ni servidores en la nube.
Mejora del rendimiento del NPU en la nueva generación de arquitectura Leonardo, un 140%, y reducción del consumo de energía en un 66%Soporta el motor Transformer, el motor de percepción de bajo consumo de energía y la arquitectura de cálculo heterogénea CANN;El primer modelo grande de 30B MoE en la industria, soporta la optimización colaborativa de almacenamiento y cálculo de múltiples niveles, así como la cuantización de bajo bit.
En cuanto a las funciones específicas, la nueva generación de arquitectura Da Vinci NPU puede ofrecer funciones como pantalla percibida-AI lectura en voz alta, imagen percibida-Xmage captura inteligente 2.0, ojo percibido-AI desplazamiento ocular para pasar páginas, posición percibida-mapa sin pantalla 2.0.
Según informes anteriores de IT Home, en la conferencia de comunicación de medios Kirin 2026 celebrada por Huawei en octubre de este año, Xu Songyu, director del departamento de gestión de productos de chips para dispositivos inalámbricos del negocio de semiconductores de Huawei, declaró que la serie Kirin 9050, como primer chip τ con doble capa lógica, abrirá un nuevo camino para los próximos 10 años. El PPT indica que Huawei tiene como objetivo superar la frecuencia de núcleo P en 5GHz para el año 2031.