IT之家 – Le 14 octobre, selon un rapport de Yonhap, Ahn Hyun, directeur général de SK Hynix, a donné une conférence principale lors de la « 28e exposition coréenne des semi-conducteurs » (SEDEX 2026) qui s’est tenue au COEX, dans le district de Gangnam à Séoul. Il a prédit que la taille du rendement des infrastructures AI en 2030 augmentera d’environ 20 fois.
An Xuan a souligné que le marché de la raisonnement IA se développe rapidement dans trois dimensions : l’augmentation de la complexité des tâches, l’augmentation du volume d’informations traitées par échange (longueur du contexte), et une explosion du nombre de demandes de raisonnement. Ces facteurs s’entremêlant, ils entraînent une croissance rapide dans les besoins en infrastructure de puissance de calcul pour l’IA.
Avec l’augmentation rapide des besoins en raisonnement de l’IA, la place clé des stockageurs chargés de conserver et de transférer des volumes massifs de données devient de plus en plus importante. En particulier, la capacité du « cache de clés-valeurs (KV Cache) » utilisé pour conserver et réutiliser les informations traitées précédemment continue d’augmenter, ce qui oblige les systèmes à distribuer les données entre différents supports tels que l’HBM à haut débit de mémoire, le DRAM et les SSD. L’analyse montre que le transfert de données généré durant ce processus devient un nouveau goulot d’étranglement qui entrave la amélioration des performances et augmente la consommation énergétique du système.
À ce sujet, An Xuan a fait cette prévision : le volume des performances de l’infrastructure de l’intelligence artificielle augmentera d’environ 20 fois d’ici 2030.
An Xuan a souligné que l’industrie ne peut pas se contenter de améliorer le performance d’un seul chip de stockage, et qu’il est urgent de mettre en œuvre des solutions globales visant à optimiser l’ensemble de la structure de stockage.
Pour cela, SK Hynix, tout en optimisant constamment les performances de son HBM existant, travaille intensément au développement de technologies de stockage du prochain génération telles que le DRAM à empilement 3D et le HBF à haute bande passante.
3D stacking DRAM : En empilant directement le DRAM sur des circuits logiques tels que les GPU et les NPU, les performances de transfert sont considérablement améliorées, tout en réduisant significativement la consommation d’énergie.
HBF à haut débit de bande passante : L’intégration de la stack tridimensionnelle par via de trous de silicium, déjà utilisée dans l’HBM, et des technologies d’interfaces I/O rapides dans le NAND flash vise à créer une nouvelle couche de stockage entre l’HBM et le DRAM.
D’après des rapports, IT Home a appris que l’objectif de SK Hynix est de faire atteindre la bande passante du HBF environ 50 % de celle des HBM de même génération, tout en réalisant une augmentation de capacité d’environ 10 fois.