2026年10月12日、銘芯啓睿（MemSilicon）は、1TnR技術ルートに基づく初世代の高密度・大容量RRAMチップ「泰山一号（MountTai 2026）」のテープアウトを完了したと発表しました。
「泰山一号」は、MemSiliconが1TnR高密度・大容量の新型メモリチップ技術を初期研究からGb級チップの製品化へと推進したマイルストーンです。この技術ルートは、複数の抵抗変化メモリセルが選択トランジスタを共有することで単位面積あたりの記憶容量を高め、CMOSプラットフォームと完全に互換性のあるバックエンド集成方式を利用することで、密度・容量・コストを両立させました。
このチップは28nm CMOSプロセスプラットフォームと1T4Rセル構造を採用し、単一チップ容量は1Gb、密度は30Mb/mm²に達し、アクセス遅延は20ns未満、さらにオンチップのハードウェア誤り訂正回路を集成しており、大容量・高密度と高速読み出しの間で協調的なブレークスルーを実現し、オンチップ高密度大容量の新型不揮発メモリアプリケーションに国際競争力のあるソリューションを提供しました。
現在、「泰山一号」はテープアウトを完了し、検証を進めています。
「泰山一号」のパッケージ図
01 需求が急増、密度・容量・プロセス互換性の最適解が必要
高性能SoCから具身知能（エンボディッドAI）、AI PCなどのスマート端末に至るまで、チップにはより多くの重み、KV Cache、パラメータ、データを格納する必要があり、同時にアクセス遅延、消費電力、コストを制御しなければなりません。メモリは「収められる」だけでなく、製品量産に適したオンチップ集成条件下で、増え続ける容量需要を満たさなければなりません。
異なるメモリ技術にはそれぞれ長所と制約があります。SRAMはアクセス速度が速いが、メモリセルの面積が大きく密度が低い。組込みFlashはプログラムとデータの格納という重要な役割を担っているが、ロジックプロセスの微細化に伴い集成難度が増加します。不揮発性と高密度集成の潜在力を兼ね備えたRRAMは、そのため新型メモリの主流技術方案となっています。
公開報道によると、現在サムスン、TSMC、GlobalFoundriesなど世界の主要ファウンドリは、RRAMを先進プロセスノードの技術ロードマップに組み込んでいます。その中でもTSMCの技術ロードマップは、RRAMを12nmノードと6nmノードのサポート範囲に明確に組み入れています。クライアント側では、インフィニオンが28nmノードのマイクロコントローラ向けにRRAM方案を選定済みです。
RRAM市場、特に高密度・大容量需要の分野に向けて、MemSiliconが1TnRルートを積極的に探求するのは、製品コストの低減以外に、より重要な役割として、限られたチップ面積上により多くのメモリセルを集成でき、より大規模なモデルパラメータの計算・格納需要を満たせるからです。
02 1T1Rから1T4Rへ、技術ルートの初提唱から初の大容量チップテープアウトへ
RRAMは材料の抵抗状態の変化によって情報を保存し、電源を切った後もデータを保持できます。一般的な1T1R構造では、1つの選択トランジスタが1つの抵抗変化メモリセルに対応し、トランジスタは選択・アクセス制御を担い、抵抗変化セルは情報の格納を担います。
抵抗変化セルのサイズが縮小するにつれ、選択トランジスタおよびその接続構造が占める面積が、密度をさらに向上させる際に解決すべき課題となります。1TnRの考え方は、1つの選択トランジスタに複数の抵抗変化メモリセルを対応させ、メモリセル1つあたりに割り当てられるトランジスタの面積コストを低減することです。
CMOS標準プロセス互換の1TnR技術ルートを国際的に初めて提唱したリーダーとして、MemSiliconの技術蓄積は中国科学院の劉明院士チームに由来します。早くも2020年に、研究チームは28nm 1T2R RRAMの研究を公開していました。
「泰山一号」は1T4R構造、すなわち1つの選択トランジスタが4つの抵抗変化メモリセルに対応する構造を採用しています。しかしトランジスタを共有したからといって、メモリセル数の密度や性能が比例して増加するわけではありません。複数のメモリセル間の非目標電流経路、読み書き干渉、および異なる動作条件下での信頼性は、デバイス・プロセス・回路設計の共同最適化を通じて解決する必要があります。
1TnR構造大容量RRAMチップの核心技術的課題をめぐり、今回発表された「泰山一号」チップは、回路とアーキテクチャのレベルで一連の自主革新技術を初めて提唱・検証しました。負電圧設計と統一リセット回路方式を導入し、アレイの漏れ電流を顕著に抑制し、チップの消費電力を低減して信頼性を向上させました。多電圧域ワードライン駆動回路を設計し、高・低電圧の読み書きパスを完全にデカップリングし、さらに適応型保護バイアス電圧技術を提案して誤書き込みリスクを効果的に低減し、書き込み信頼性を全面的に向上させました。また、オンチップ適応型フォロー読み出し回路を開発し、1TnRがGb級大容量で直面する読み出し信頼性と読み出し歩留まりの課題を克服し、ハードウェア誤り訂正回路と組み合わせて「回路適応＋ハードウェア誤り訂正」の二重読み出し保障メカニズムを構築しました。
28nmバックエンド互換プロセスを基礎として、「泰山一号」は高性能・高密度・高信頼・低消費電力の総合的優位性を兼ね備え、同社が大容量オンチップRRAMチップのキー回路技術においてシステマティックなブレークスルーを達成したことを示し、良好な産業化の見通しと広範な応用空間を備えています。
03 政策に呼応し、三線同時推進
今年9月、工業情報化部と国家発展改革委員会が共同発表した「電子情報製造業発展『十五五』計画」は、抵抗変化メモリなどの新型メモリ製品および計算・格納一体（Processing-in-Memory）などの計算パラダイムを発展方向に列挙済みです。
核心チームが中国科学院と復旦大学に由来するMemSiliconは、政策に積極的に応え、組込みメモリ、大容量メモリ、ハイブリッド計算・格納などの需要をめぐり、自主研究開発の製品体系を継続的に強化しています。
第1の製品ラインは組込みRRAM IPで、ディスプレイドライバ、マイクロコントローラ、SSDコントローラ、セキュリティチップなどの応用に向けて組込みRRAM IPを提供し、すでに顧客のシーンに参入し、応用規模を拡大しています。
第2の製品ラインは高密度・大容量RRAMで、集成密度の向上、単一チップ容量の拡大、スタンドアロン製品形態の完備をめぐり、1TnRなどの異なる構造およびさらなる三次元集成、さらにAI推論に関連するメモリ需要をさらに探求していきます。
第3の製品ラインはRRAMとDRAMを結合したハイブリッド計算・格納で、具身知能（エンボディッドAI）、AI PCおよびその他のエッジ推論シーンに向けて、ハイブリッド三次元集成を通じて、異なるメモリ技術と計算ユニットの協調方式を探求し、データ移動の経路を短縮し、容量・帯域幅・エネルギー消費の間の最適なバランスを獲得します。
全体として、政策の追い風と技術ブレークスルーの二重の駆動の下で、MemSiliconは自主革新による新型メモリの力として、中国の計算・格納の基盤を固めることに重要な貢献を果たすことが期待されています。