IT之家 Bericht vom 9. Oktober: Laut Nikkei Asia erklärt der führende Anbieter von Chip-Design-Software Synopsys, dass das Unternehmen trotz der Verschärfung der US-Exportkontrollen für Künstliche Intelligenz und Halbleiter plant, durch Zusammenarbeit mit chinesischen Entwicklern großer Sprachmodelle (LLM) die KI-Versionen seiner Werkzeuge zu nutzen,um chinesische Unternehmen bei der Beschleunigung ihrer Chipentwicklung zu unterstützen。
Am 30. September Ortszeitgab Synopsys die Unterzeichnung einer mehrjährigen Kooperationsvereinbarung mit OpenAI bekannt; beide Seiten wollen gemeinsam das spezielle KI-Modell GPT-Synopsys entwickeln, das den Chip-Design-Prozess automatisieren und die Entwicklungszyklen deutlich verkürzen soll.
Ravi Subramanian, Chief Product Management Officer von Synopsys, verriet in einem Interview, dass das Unternehmen derzeit Partnerschaften mit chinesischen KI-Labors anstrebe,um ähnliche Design-Werkzeuge maßgeschneidert für den chinesischen Markt bereitzustellen。
In den letzten Jahren stand Synopsys unter erheblichem Druck. Es wird weithin angenommen, dass die aufkommende KI-Technologie die EDA-Software, die das Fundament des Unternehmens bildet, umkrempeln und ersetzen könnte. Bei der am 30. September abgehaltenen jährlichen Investorenveranstaltung erklärte Synopsys jedoch, dass man dank der tiefen Integration von KI-Technologie in die eigenen Werkzeuge im Geschäftsjahr 2027 mit einem Umsatzwachstum von 15 % im Jahresvergleich rechne, was 11,15 Milliarden US-Dollar entsprechen würde (Anmerkung von IT之家: zum aktuellen Wechselkurs etwa 74,875 Milliarden Yuan).
Subramanian wies darauf hin, dass mit dem starken Anstieg der Nachfrage nach dem Training von KI-Modellen und der Bereitstellung von Inferenz der Takt, in dem Chips zu höherer Leistung iteriert werden, deutlich schneller werde und Chip-Hersteller dringend neue KI-gestützte Design-Werkzeuge wie die von Synopsys und OpenAI gemeinsam entwickelten benötigen, um mit dem Markt Schritt zu halten.
Wir sehen, dass sich der Iterationstakt der Chipentwicklung dramatisch beschleunigt; das bedeutet, dass der gesamte Designprozess eines Chips auf unter ein Jahr komprimiert werden muss ... Gleichzeitig steigt die Anzahl der sich in der Entwicklung befindlichen Chip-Projekte von Tag zu Tag.