Yunzhong, aus Aofeisi
Quantum Bit | Öffentlicher WeChat-Account QbitAI
Die große Erzählung der Rechenleistungsindustrie ist in vollem Gange, und die Blick der führenden Akteure richtet sich bereits auf die verborgenste und entscheidendste Position am Spieltisch.
Kürzlich ist ein nationales Interconnect-Chip-Unternehmen, das als „der chinesische Broadcom" bezeichnet wird, schnell in den Mainstream-Blickpunkt des Rechenleistungsmarktes gerückt. Eine Pressekonferenz, genau12 Serienchips„... erscheinen, dazu drei neue Hochleistungs-Interconnect-Chips und ein komplettes Set an Kern-IPs."
Das ist „Zhongxingwei”。6 Jahre lang wurde niedrig gehalten, und eine einzige Premiere hätte fast den Tisch der internationalen Giganten umgeworfen.
Was die Branche erschütterte, war nicht nur die unternehmenseigene Produktabdeckung über das gesamte Szenario von „General-Computing-Interconnect + Intelligent-Computing-Interconnect“. Vor Ort platzierten sich sowohl Software- und Hardware-Ökosystempartner aus den Bereichen Betriebssysteme, Cloud und Komplettsysteme als auch Kunden aus Branchen wie Telekommunikationsbetreibern und Finanzen für dieses Unternehmen für Hochleistungs-Interconnect-Technologien.
Blickt man auf die Erfolgsbilanz, die Netzwerkkarten, Speicherkarten und Switch-Chips umfasst, so hat die Gesamtauslieferung der Full-Stack-Produkte von Zhongxingwei bereits erreicht800.000 Stück。
Der sofortige Erfolg beim Debüt ist in einer Zeit, in der selbst guter Wein im Hinterhof unbeachtet bleibt, wirklich selten. Zumal der inländische Markt für Hochleistungs-Interconnects seit jeher von internationalen Konzernen beherrscht wird und die Ablösung auf der Ebene der Interconnect-Chips äußerst komplex ist – warum haben sich die führenden Rechenleistung-Anbieter zusammengeschlossen, um genau dieses Produkt zu wählen?
Löse die Hand, die die Kehle umklammert
In den letzten Jahren ist mit dem rasanten Aufschwung digitaler und intelligenter Anwendungen das Wachstumstempo der Nachfrage nach Rechenleistung auf dem Markt deutlich sichtbar. Insbesondere die Kapitalausgaben der Internetriesen steigen kontinuierlich, und Rechenzentren im Hyperscale-Maßstab werden immer wieder realisiert,Wettlauf um Rechenleistungist geradezu zur zentralen Hauptlinie des KI-Zeitalters geworden.
Allerdings ist in großen Rechenclustern,Die Freisetzung der RechenleistungseffizienzEs handelt sich um eine Kette miteinander verknüpfter Fragestellungen.
Die Steigerung der Leistungsfähigkeit einzelner Karten und die Anhäufung der Kartenanzahl in einem Cluster sind gängige Methoden zur Verbesserung der Rechenleistungsparameter. Doch um die Gesamteffizienz des Clusters wirklich auszuschöpfen,Interconnect-Chipsind erst die „Autobahn“, die die Rechenleistungs-Infrastruktur verbindet.
„Der Aufbau der Recheninfrastruktur ist ein systemisches Projekt.“
Guo Erhui, Geschäftsführer von Wuxi Zhongxing Micro System Technology Co., Ltd., ist der Ansicht: „Rechenleistung ist keineswegs das simple Aufstapeln von Geräten, sondern“ein organisches Ganzes, in dem Subsysteme wie Rechenleistung, Netzwerk, Speicher, Stromversorgung, Kühlung und Ressourcenplanung tiefgreifend gekoppelt sind。”
Er wies darauf hin, dass man, um die Effizienz der Rechenleistung voll auszuschöpfen, mit systemtechnischen Methoden eine Gesamtplannung und kooperative Optimierung durchführen muss; andernfalls würde jeder Schwachpunkt zum Engpass des Gesamtsystems vergrößert.
Offensichtlich ist, da inländische GPUs, CPUs und Speicherchips in Scharen auf dem Vormarsch sind und die Cluster-Größen auf die Ebene von 10.000 oder 100.000 Karten erweitert werden, der Interconnect-Chip zum Engpass für die Effizienz der Clustersysteme geworden – eine weitere „schwarze Hand“, die der Rechenleistungsindustrie die Gegend drückt.
Im Einzelnen bedeutet dies: In großen Rechencluster-Umgebungen müssen mehrere Recheneinheiten häufig Daten wie Gradienten und Modellparameter austauschen. Diese Kommunikationsvorgänge vergrößern den Engpass der Netzwerkbandbreite ins Unermessliche und schränken die effektive Rechenleistung des Clusters ein.
Der Wert von Interconnect-Chips wird durch die Größe des Clusters vervielfacht. Guo Erhui gab eine Formel an:Effektive Rechenleistung des Clusters = Rechenleistung pro Punkt × Skalierung × Interconnect-Effizienz。
Das bedeutet auch: Wenn die Betreiber von Rechenzentren einseitig auf Einzelkarten und Kartenzahl setzen, zeigt der Return on Investment einen deutlichen Effekt abnehmender Grenzerträge. Die Interconnect-Schwachstelle zu schließen, ist derzeit der dringendste und zugleich wirkungsvollste Schritt.
Nun ergibt sich aber ein Problem: In der Vergangenheit wurde der weltweite Markt für Hochleistungs-Interconnects hauptsächlich von internationalen Giganten wie Broadcom dominiert, während die heimischen Marken in Bezug auf technologische Reife und Produktportfolio noch weit von Vollständigkeit entfernt waren.
Erstere bieten ein breites Produktportfolio und starke Leistung, aber die Lieferkette birgt große Unsicherheiten; Letztere sind langsamer gestartet, mit unzureichender Chip-Leistung und Produktabdeckung, haben jedoch Vorteile bei der Sicherstellung der heimischen Versorgung. Das Dilemma der „Entscheidung zwischen zwei Optionen“ liegt damit ganz real vor den heimischen Rechenleistung-Anbietern.
Die Lieferkette für High-End-Interconnect-Chips stabilisieren
Vor einiger Zeit gaben das Ministerium für Industrie und Informationstechnologie sowie die Staatliche Kommission für Entwicklung und Reform gemeinsam den „Entwicklungsplan für die Elektronikinformationsindustrie im 15. Fünfjahreszeitraum“ (im Folgenden „Plan“) heraus. Darin wurde Hochgeschwindigkeits-Interconnect ausdrücklich als eine der wichtigsten technologischen Forschungsrichtungen zum „Aufbau eines Ökosystems für fortschrittliches Rechnen“ benannt.
Der Plan fordert, „die technologische Innovation und Forschung bei fortschrittlichen Rechenprodukten wie Rechenarchitekturen, Datenspeicherung, Hochgeschwindigkeits-Interconnect, Software-Hardware-Koordination und Abstimmung von Rechenleistung und Energie zu beschleunigen … und das Versorgungsniveau von Basistechnologien des Rechnens, Schlüsselbauteilen und Kernelementen … kontinuierlich zu verbessern.“
Zweifellos ist die heimische Versorgung mit Hochgeschwindigkeits-Interconnects zu einer Schlüsselfrage im Zeitalter der Rechenleistung geworden.
Zum Glück hatte Zhongxingwei diese Spur bereits vor 6 Jahren frühzeitig besetzt.
Im April 2020, als der Staatliche Große Fonds seine Investitionen im Bereich Hochgeschwindigkeits-Interconnect-Chips ausbaute, übernahm Zhongxingwei diese Mission. Zu jenem Zeitpunkt war die Forschungsbasis für Hochleistungs-Interconnect-Chips im Inland äußerst schwach. In den Worten von Guo Erhui stand man beim Start des Unternehmens vor einem Zustand der „vier Nichts“:
Keine Ingenieure mit einschlägiger Forschungs- und Entwicklungserfahrung, keine einzige Codezeile, keine Erfahrung in der Entwicklung ausgereifter Hochleistungs-Interconnect-Chips, und auch geeignete Kern-IPs waren kaum zu finden.
Alles musste von Grund auf neu beginnen, was auch bedeutet, dass jeder getretene Schritt unter den eigenen Füßen lag.
Nach der Wahl des Technology-Felds baute Zhongxingwei in nur wenigen Jahren ein Forschungs- und Entwicklungsteam mitüber 1.000 Personen aufund schaffte es erfolgreich, diegesamte Entwicklungskette aus Kern-IP, Chips, Hardware, Software und Systemen abzudecken。
Die einst die einheimischen High-Performance-Interconnect-Chips einschränkenden Schlüsselbereiche – wie High-Speed-SerDes, Switching-Architekturen mit niedriger Latenz, Netzwerküberlastung, verlustfreie Übertragung und Datenzuverlässigkeit – hat das Unternehmen inzwischen vollständig mit eigenständigen Technologiekompetenzen abgedeckt.
Damit beginnen chinesische Hersteller, den internationalen Giganten auf Augenhöhe zu begegnen und verfügen nun wirklich über die Fähigkeit zur Full-Stack-Entwicklung von High-Performance-Interconnect-Chips.
Den Testdaten zufolge erreichte die RAID-Karte von Zhongxingwei bei einer 16-Laufwerke-RAID5-Konfiguration im 256KiB-Sequenziellschreib-Test eine Schreibbandbreite, die etwa 47 % höher war als die des vergleichbaren Produkts eines internationalen Großherstellers.
Der PCIe 5.0-Switch-Chip erreichte in den Übertragungstests von Host zu Gerät und von Gerät zu Host jeweils eine Bandbreite von 55GB/s und lag damit auf dem Niveau vergleichbarer Produkte internationaler Großhersteller.
Darüber hinaus vollendete Zhongxingwei diesmal auf Basis der drei neuen Produkte PCIe 6.0 Switch, 800G Multi-Protokoll-AI-NIC und Multi-Mode-RAID-Chip erfolgreich die volle Produktlinien-Erweiterung in den Bereichen Hochgeschwindigkeits-Computing-Interconnect, KI-Clusternetzwerke und Enterprise-Speicher.
Der PCIe 6.0 Switch unterstützt bis zu 144 Lanes, bietet die doppelte Bandbreite der vorherigen Generation, eine Latenz im Bereich von 100 Nanosekunden und unterstützt CXL-Speichererweiterung und -Pooling;
die 800G Multi-Protokoll-AI-NIC unterstützt 800G Line-Rate-Forwarding und erreicht eine Latenz im Mikrosekundenbereich und bietet Large-Scale-KI-Clustern leistungsstarke Hochgeschwindigkeitskommunikation;
der Multi-Mode-RAID-Chip unterstützt Dreifach-Anschlüsse über SAS, SATA und PCIe 5.0, verfügt über eine integrierte Hardware-Verschlüsselungseinheit und vereint Speicher-Durchsatzleistung mit Sicherheit der Daten.
Auf der Pressekonferenz verkündete Guo Erhui stolz: „Zhongxingwei hat 12 Chips in Serienfertigung gebracht, kumuliert wurden über 800.000 Einheiten ausgeliefert, und die Produktfamilie deckt bereits die beiden Szenarien Allzweck-Computing und Intelligent Computing ab.“
Diese übergeordnete Fähigkeit zur Skalierung des Produktangebots ließ die einheimischen Computing-Akteure endlich die Lieferkrise bei High-Performance-Interconnect-Chips hinter sich bringen.
Die führenden Hersteller beginnen, sich zusammenzuschließen und abzustimmen
Wie kann ein gerade erst aufgestiegener einheimischer Hersteller angesichts von Broadcom, das die globale Interconnect-Chip-Branche seit Langem anführt, schnell das Vertrauen des Mainstream-Marktes gewinnen?
Die Antwort ist einfach:Nicht den bequemen Weg wählen, sondern fleißig die harte Arbeit machen。
In Compute-Systemen sind die Anforderungsszenarien für Interconnect-Chips äußerst komplex. Insbesondere die Datenübertragungsanforderungen auf verschiedenen Ebenen stellen unterschiedliche Ansprüche an die zugrunde liegenden Chips, und es bedarf langfristiger Verifikation von Stabilität und Zuverlässigkeit.
Viele Unternehmen können daher oft nur bei Einstiegshürden mit relativ niedrigen Schwellen ansetzen, um schnell Markteintritt und Kommerzialisierung zu erreichen. Das führte dazu, dass einheimische Interconnect-Chips systematische und plattformbasierte Fähigkeiten stark vermissen lassen.
Zhongxingwei wählte von Anfang an den Weg des Langfrist-Denkens. Statt kurzfristiger Gewinnergebnisse zu hinterherzujagen oder sich auf inzestuösen Wettbewerb in Nischenmärkten zu konzentrieren, arbeitete man Schritt für Schritt daran, die Interconnect-Technologien für alle Szenarien von Allzweck-Computing und Intelligent Computing eine nach dem anderen zu meistern.
Rückblickend bedeutete das eine über 6 Jahre dauernde Geduldsphase – und dieser Debütauftritt legt nun eine überaus wertvolle Bilanz vor.
Der eigentliche Grund, warum Internet-Giganten und Systemhersteller sich zusammenschließen und abstimmen, liegt freilich in der mühevollen Kleinarbeit bei der Qualitätssicherung der Lieferkette.
Bekanntlich bilden Interconnect-Chips als zentrales Skelett, das Speicher, Rechenleistung und Netzwerk verbindet, maßgeblich die Fähigkeit des Berechnungssystems zu langfristig stabilem Betrieb ab. So stellen Nutzer im Finanzbereich etwa äußerst strenge Anforderungen an Datensicherheit und Systemstabilität –
ob ein Produkt langfristig stabil laufen kann, ob es sich an komplexe Software- und Hardwareumgebungen anpassen kann und ob Probleme bei ihrem Auftreten schnell lokalisiert und gelöst werden können, sind für Interconnect-Chip-Hersteller Pflichtaufgaben.
Angesichts dieses Prüfungsbogens wartete Zhongxingwei nicht damit, seine Produkte anzupreisen, sondern etablierte vor der Auslieferung ein gesamten Prozess umfassendes Qualitätsmanagementsystem, das Forschung, Design, Verifikation und Serienproduktion durchzieht.
Im Bereich der RAID-Karten setzte das Zhongxingwei-Entwicklungsteam beispielsweise 500 Server und 1000 Karten ein und führte insgesamt 600.000 Stunden Realbetriebstests durch, wobei die Zuverlässigkeit der Produkte durch hochintensive Stresstests wiederholt überprüft wurde.
Diese aufrichtige Haltung, Probleme bereits vor der Auslieferung zu lösen, traf genau auf die Kernanforderungen der führenden Unternehmen an Produktstabilität. Bis heute liegt die Kundenrücklaufquote der Chipprodukte von Zhongxingwei unter 100 DPPM und die der Kartenprodukte unter 500 DPPM.
Wie bekannt wurde, sind die Produkte von Zhongxingwei bereits vollständig in Produkte und Lösungen von Unternehmen wieInspur, Lenovo, H3C und ZTEeingegangen und wurden in Bereichen wie Internet, Finanzwesen, Telekommunikationsbetreiber und Energie erfolgreich in großem Maßstab deployt.
Kunden aus dem Betreibersektor haben bereits Speicherkarten von Zhongxingwei deploytüber 10万 Stück, durchgehend stabil im Betriebseit mehr als 18 Monaten。
Auf dieser Pressekonferenz gaben auch Industriepartner wie HiSilicon (Kirin), UnionTech, Tencent Cloud, Inspur, H3C, ZTE und Lenovo bekannt, ihre strategische Zusammenarbeit mit Zhongxingwei (Unionstar Micro) weiter auszubauen. Der nächste Schritt besteht darin, dass Hard- und Softwarehersteller gemeinsam die Umsetzung chinesischer Hochleistungs-Interconnect-Lösungen vorantreiben.
Um Großes zu erschüttern und Hartes zu zerschlagen, bedarf es lang anhaltender, beharrlicher Arbeit.
Vom Full-Stack-Aufbau über die Massenproduktionsergebnisse bis hin zu den kumulierten Auslieferungsmengen – dieses Chipunternehmen, das seine „sture Gründlichkeit“ bis zum Äußersten betreibt, erlebt gleich nach seinem ersten Auftauchen einen enormen Marktruhm. Das ist vielleicht eine verspätete Belohnung der Zeit für seine strategische Standhaftigkeit.
*Dieser Artikel wurde von QbitAI mit Genehmigung veröffentlicht; die Ansichten liegen allein beim ursprünglichen Autor.