IT之家 El 18 de octubre, según informa el medio coreano The Elec, Micron está promoviendo el desarrollo de chips de almacenamiento especializados para IA física: la memoria de inferencia en el borde (Edge Inference Memory, EIM).
El 16 de octubre, en el foro especial del Salón de Semiconductores Coreano (SEDEX 2026) celebrado en COEX, Gangnam, Seúl, el ejecutivo de Micron, Lee Jeok (transliterado), declaró: “Los mercados de IA física como la conducción autónoma, los robots humanoides, la realidad aumentada (AR) y la realidad virtual (VR) están creciendo rápidamente. Estamos en estrecha comunicación con nuestros clientes clave para promover conjuntamente el desarrollo de productos que se adapten a este mercado emergente”.
Se informa que EIM puede procesar datos necesarios para la inferencia de IA a alta velocidad, y su arquitectura consiste en un almacenamiento de bajo consumo de energía (LPDDR) apilado verticalmente sobre chips lógicos. Esto es un concepto diferente al cálculo dentro del almacenamiento (PIM). Lo que ambos tienen en común es que se implementan alrededor del chip principal de IA para mejorar la eficiencia de procesamiento de datos; sin embargo, en el caso de PIM, las unidades de cálculo están integradas dentro del almacenamiento, mientras que la arquitectura específica de cálculo de EIM aún no ha sido revelada.
EIM se encuentra entre el procesador de IA y la memoria, principalmente utilizado para reducir la demora en el procesamiento de datos y mejorar el ancho de banda del sistema. Megatron todavía no ha revelado los indicadores específicos de rendimiento objetivo, pero está avanzando en el desarrollo tecnológico para integrar EIM en el esquema LPDDR6. Se espera que el tiempo de producción en masa ocurra en la segunda mitad de 2028.
Según IT Home, a diferencia de los robóticos industriales tradicionales que solo pueden ejecutar programas fijos, los robóticos humanoides tienen iniciativa, pueden percibir el entorno y tomar decisiones de forma autónoma. Esto implica la necesidad de recopilar y controlar con precisión información diversa como la visión, el oído, la percepción del peso y la textura táctil.
En la etapa actual, los robots humanoides utilizan principalmente memoria de bajo consumo como LPDDR, en lugar de memoria de alto ancho de banda (HBM). A diferencia de los centros de datos que dependen en gran medida del HBM, los robots que se alimentan por batería tienen requisitos más estrictos en cuanto al rendimiento energético. Sin embargo, a medida que el tamaño de los parámetros de los modelos de IA continúa aumentando, depender únicamente de la LPDDR tradicional ya es cada vez más difícil para proporcionar suficiente ancho de banda de memoria.
Megantron predice que, en el futuro, los robots humanoides también tomarán el camino de utilizar HBM. Li Zhe señala: “Actualmente, los modelos de IA utilizados por los robots tienen un número de parámetros de entre 1.000 millones y 2.000 millones (1B~2B), y la demanda de ancho de banda de memoria es aún limitada. Sin embargo, con la introducción de modelos de lenguaje visual más potentes (VLM), el uso de LPDDR será insuficiente y se necesitará evolucionar hacia una arquitectura HBM”.
Al mismo tiempo, la demanda de capacidad de memoria también está aumentando de forma sincrónica. Micron espera que los futuros robots humanoides de alto rendimiento necesiten aproximadamente 200 GB de DRAM y 4 TB de almacenamiento. En comparación, los robots de servicio dominantes actuales suelen tener solo 12 GB de DRAM y 256 GB de almacenamiento.
Li Zhe expresó: “Las arquitecturas actuales de DRAM y almacenamiento son difíciles de usar para satisfacer las exigencias estrictas del mercado de inteligencia artificial física. Estamos colaborando en profundidad con fabricantes de robots, proveedores de chips y proveedores de servicios en la nube de gran escala desde la etapa inicial de diseño de los chips”.