Le 12 octobre 2026, MemSilicon (铭芯启睿) a annoncé avoir achevé la fabrication de la puce RRAM « Taishan No.1 (MountTai 2026) », de première génération, à haute densité et grande capacité, basée sur la feuille de route technologique 1TnR.
« Taishan No.1 » constitue un jalon dans la démarche de MemSilicon visant à faire passer la technologie de nouvelles puces mémoire 1TnR à haute densité et grande capacité de la recherche amont à la production de puces au niveau du Gb. Cette feuille de route technologique permet à plusieurs cellules mémoire à changement de résistance de partager un transistor de sélection, augmentant ainsi la capacité de stockage par unité de surface, et s'appuie sur une intégration back-end entièrement compatible avec la plateforme CMOS, réalisant ainsi un compromis optimal entre densité, capacité et coût.
La puce adopte la plateforme de procédé CMOS 28nm et une structure de cellule 1T4R, avec une capacité de 1Gb par puce, une densité atteignant 30Mb/mm², une latence d'accès inférieure à 20ns, et intègre un circuit de correction d'erreurs matériel embarqué, réalisant une percée synergique entre grande capacité, haute densité et lecture rapide, et offrant une solution compétitive au niveau international pour les applications de mémoire non volatile embarquée à haute densité et grande capacité.
À ce jour, « Taishan No.1 » a achevé sa fabrication et est en cours de validation.
Schéma d'encapsulation de « Taishan No.1 »
01 Une demande en forte croissance exige la solution optimale en matière de densité, de capacité et de compatibilité de procédé
Des SoC haute performance aux terminaux intelligents tels que l'intelligence embarquée (embodied AI) et les AI PC, les puces doivent accueillir davantage de poids, de KV Cache, de paramètres et de données, tout en maîtrisant la latence d'accès, la consommation et les coûts. La mémoire doit non seulement « pouvoir tout contenir », mais aussi répondre à une demande de capacité croissante dans des conditions d'intégration embarquée compatibles avec une production de masse.
Les différentes technologies mémoire ont chacune leurs forces et leurs contraintes. La SRAM offre un accès rapide, mais ses cellules mémoire sont volumineuses et sa densité faible ; la Flash embarquée assure une tâche essentielle de stockage des programmes et des données, mais son intégration devient plus difficile avec la miniaturisation des procédés logiques. La RRAM, qui combine la non-volatilité et un potentiel d'intégration à haute densité, est ainsi devenue la solution technologique dominante parmi les nouvelles mémoires.
Selon les rapports publics, les principaux fondeurs mondiaux tels que Samsung, TSMC et GlobalFoundries ont déjà intégré la RRAM dans leurs feuilles de route technologiques pour les nœuds de procédés avancés. Parmi eux, la feuille de route de TSMC prévoit explicitement le support de la RRAM pour les nœuds 12nm et 6nm. Côté clients, Infineon a déjà retenu la solution RRAM pour ses microcontrôleurs en 28nm.
Face au marché de la RRAM, en particulier aux besoins en haute densité et grande capacité, MemSilicon explore activement la voie 1TnR car, au-delà de la réduction des coûts produits, son rôle plus important est de permettre l'intégration d'un plus grand nombre de cellules mémoire sur une surface de puce limitée, afin de répondre aux besoins de stockage et de calcul des paramètres de modèles à plus grande échelle.
02 Du 1T1R au 1T4R : de la première proposition d'une feuille de route technologique au tape-out de la première puce à grande capacité
La RRAM conserve l'information grâce aux variations de l'état de résistance du matériau, et les données sont préservées après coupure de l'alimentation. Dans la structure courante 1T1R, un transistor de sélection correspond à une cellule mémoire à changement de résistance : le transistor assure la sélection et le contrôle de l'accès, tandis que la cellule à changement de résistance assure le stockage de l'information.
À mesure que la taille des cellules à changement de résistance diminue, la surface occupée par les transistors de sélection et leurs structures de connexion devient un problème à résoudre pour continuer à augmenter la densité. L'idée du 1TnR est de faire correspondre un transistor de sélection à plusieurs cellules mémoire à changement de résistance, réduisant ainsi la surface moyenne de transistor allouée à chaque cellule mémoire.
En tant que pionnier et chef de file international de la feuille de route technologique 1TnR compatible avec les procédés CMOS standards, MemSilicon tire son expertise technologique de l'équipe du académicien Liu Ming de l'Académie chinoise des sciences. Dès 2020, l'équipe de recherche avait publié des travaux sur une RRAM 1T2R en 28nm.
« Taishan No.1 » adopte une structure 1T4R, c'est-à-dire qu'un transistor de sélection correspond à quatre cellules mémoire à changement de résistance. Mais le partage du transistor ne signifie pas que la densité et les performances augmentent proportionnellement au nombre de cellules mémoire. Les chemins de courant parasites entre les multiples cellules mémoire, les interférences en lecture/écriture, ainsi que la fiabilité dans différentes conditions de fonctionnement, nécessitent une optimisation conjointe des dispositifs, des procédés et de la conception des circuits.
Face aux défis technologiques fondamentaux des puces RRAM 1TnR à grande capacité, la puce « Taishan No.1 » présentée cette fois propose et valide pour la première fois, aux niveaux circuit et architecture, une série de technologies innovantes et autonomes : l'introduction d'un design en tension négative et d'une méthode de circuit de réinitialisation unifiée, qui supprime notablement les courants de fuite du réseau, réduit la consommation de la puce et améliore la fiabilité ; la conception d'un circuit d'attaque de lignes de mot multi-domaines de tension, réalisant un découplage complet des chemins de lecture/écriture haute et basse tension, avec une technologie de tension de polarisation de protection adaptative qui réduit efficacement le risque d'écriture erronée et améliore globalement la fiabilité d'écriture ; le développement d'un circuit de lecture adaptatif embarqué, qui surmonte les défis de fiabilité et de rendement de lecture auxquels le 1TnR est confronté aux capacités de niveau Gb, et, combiné au circuit de correction d'erreurs matériel, établit un double mécanisme de garantie de lecture « adaptativité du circuit + correction d'erreurs matérielle ».
Basée sur un procédé back-end compatible 28nm, « Taishan No.1 » combine les avantages d'une haute performance, d'une haute densité, d'une grande fiabilité et d'une faible consommation, marquant une percée systémique de la société dans les technologies de circuits clés des puces RRAM embarquées à grande capacité, avec de bonnes perspectives d'industrialisation et un vaste champ d'applications.
03 En écho aux politiques publiques, une stratégie à trois axes
En septembre de cette année, le « Plan quinquennal « 15e plan » pour le développement de l'industrie manufacturière des produits électroniques et d'information », publié conjointement par le Ministère de l'industrie et des technologies de l'information et la Commission nationale du développement et de la réforme, a inscrit parmi les orientations de développement les nouveaux produits mémoire tels que les mémoires à changement de résistance ainsi que les paradigmes de calcul tels que le calcul intégré en mémoire (compute-in-memory).
MemSilicon, dont l'équipe fondatrice est issue de l'Académie chinoise des sciences et de l'Université Fudan, répond activement à la politique en renforçant continuellement son portefeuille de produits développés en propre, autour des besoins en mémoire embarquée, mémoire à grande capacité et calcul-stockage hybride.
La première gamme de produits est l'IP RRAM embarquée, destinée aux applications telles que les pilotes d'affichage, les microcontrôleurs, les contrôleurs SSD et les puces de sécurité ; elle fournit des IP RRAM embarquées déjà déployées chez des clients, avec une montée en échelle des applications.
La deuxième gamme de produits est la RRAM à haute densité et grande capacité, qui vise à accroître la densité d'intégration, à étendre la capacité par puce et à parfaire la forme de produits autonomes (standalone), en explorant davantage différentes structures telles que le 1TnR, une intégration tridimensionnelle plus poussée, ainsi que les besoins mémoire liés à l'inférence IA.
La troisième gamme de produits est le calcul-stockage hybride combinant RRAM et DRAM, destiné à l'intelligence embarquée, aux AI PC et autres scénarios d'inférence en périphérie ; par une intégration tridimensionnelle hybride, elle explore les modes de synergie entre différentes technologies mémoire et unités de calcul, raccourcit les chemins de déplacement des données et atteint l'équilibre optimal entre capacité, bande passante et consommation d'énergie.
Dans l'ensemble, portée par le double moteur des politiques favorables et des percées technologiques, MemSilicon est appelée à contribuer de manière importante, en tant que force de nouvelle mémoire fondée sur l'innovation autonome, à consolider le socle chinois de stockage et de calcul.