IT之家 Le 18 octobre : selon le média coréen The Elec, Micron fait progresser le développement d'une puce mémoire spécialisée pour l'IA physique — la mémoire Edge Inference Memory (EIM).
Le 16 octobre, lors du forum thématique « Les semi-conducteurs qui animent les robots humanoïdes » du salon coréen des semi-conducteurs (SEDEX 2026) tenu au COEX de Gangnam, à Séoul, un dirigeant de Micron (directeur général) surnommé Lee Chul a déclaré : « Les marchés de l'IA physique, tels que la conduite autonome, les robots humanoïdes, la réalité augmentée (AR) et la réalité virtuelle (VR), sont en plein essor. Nous échangeons étroitement avec nos clients clés pour faire avancer ensemble le développement de produits adaptés à ce marché émergent. »
Selon les informations disponibles,l'EIM est capable de traiter à grande vitesse les données nécessaires à l'inférence IA, et son architecture repose sur l'empilement vertical d'une mémoire à faible consommation (LPDDR) au-dessus d'une puce logique. Ceci est un concept différent du traitement dans la mémoire (PIM), qui exécute les calculs à l'intérieur même de la mémoire. Le point commun des deux est qu'ils sont déployés autour de la puce principale d'IA pour améliorer l'efficacité du traitement des données ; toutefois, le PIM intègre les unités de calcul à l'intérieur de la mémoire, tandis que l'architecture de calcul spécifique de l'EIM n'a pas encore été rendue publique.
L'EIM se situe entre le processeur IA et la mémoire,et sert principalement à réduire la latence de traitement des données et à augmenter la bande passante du système. Micron n'a pas encore révélé les objectifs de performance spécifiques,mais fait progresser les travaux techniques visant à intégrer l'EIM dans une solution LPDDR6. La production de masse devrait intervenir au second semestre 2028, selon les prévisions du secteur.
IT之家 a appris que, contrairement aux robots industriels traditionnels capables uniquement de répéter des programmes fixes, les robots humanoïdes font preuve d'initiative : ils peuvent percevoir leur environnement et prendre des décisions de manière autonome, ce qui nécessite la collecte et le contrôle précis d'informations multiples telles que la vision, l'audition, la perception du poids et la texture tactile.
À l'heure actuelle, les robots humanoïdes utilisent principalement des mémoires à faible consommation comme la LPDDR, plutôt que de la mémoire à haute bande passante (HBM). Contrairement aux centres de données qui dépendent fortement de la HBM, les robots alimentés par batterie ont des exigences bien plus strictes en matière d'efficacité énergétique. Cependant, à mesure que la taille des paramètres des modèles d'IA ne cesse de croître, la LPDDR traditionnelle seule peine progressivement à fournir une bande passante mémoire suffisante.
Micron prévoit qu'à l'avenir, les robots humanoïdes finiront eux aussi par adopter la HBM. Lee Cheol a indiqué : « Les modèles d'IA utilisés actuellement par les robots comptent généralement entre 1 milliard et 2 milliards de paramètres (1B~2B), et leurs besoins en bande passante mémoire restent limités ; mais avec l'introduction de modèles vision-langage (VLM) plus performants, la LPDDR seule ne suffira plus, et une évolution vers l'architecture HBM sera inévitable. »
Parallèlement, les besoins en capacité mémoire explosent également. Micron estime que les futurs robots humanoïdes hautes performances nécessiteront environ 200GB de DRAM ainsi que 4TB de stockage. À titre de comparaison, les robots de service grand public actuels ne sont généralement équipés que de 12GB de DRAM et de 256GB de stockage.
Lee Chul a déclaré : « Les architectures DRAM et de stockage actuelles peinent à répondre aux exigences strictes du marché de l'IA physique. Nous menons une collaboration approfondie avec les fabricants de robots, les fournisseurs de solutions de puces et les hyperscalers dès la phase de conception système précoce des puces. »