IT之家 10월 27일 소식, 대만 매체 《工商時報》(공상시보)의 오늘 공급망 관계자 인용 보도에 따르면,TSMC(태적전)는 자사의 첨단 패키징 공정 가격을 10%에서 20% 인상하는 방안을 검토하고 있다선진 패키징 공정 가격을 10%에서 20% 인상하는 방안을 검토하고 있다.
보도에 따르면 TSMC는 CoWoS(Chip on Wafer on Substrate) 패키징 서비스에 대해 10%에서 20%의 가격 인상을 단행할 준비를 하고 있으며, 이 패키징 기술은 선진 AI 프로세서에 널리 사용되고 있다.
보도는 또한 시장 수요가 GPU에서 CPU 및 맞춤형 특수 응용 집적회로(ASIC)로 확대되었고, AI 칩 테스트 시간이 길어지면서 패키징과 테스트 생산능력의 부담이 한층 가중되었다고 지적했다.
칩 제조업체들이 납기 일정을 우선 배정하고 있어 공급업체들이 생산능력을 빠르게 확대하기 어렵고,장비 납기 기간은 이전의 3~6개월에서 6~8개월로 늘어났다。
IT之家는 보도를 통해 인용된 애널리스트 추정에 따르면 TSMC의 CoWoS 월 생산능력은 2026년에 13만 장 웨이퍼를 돌파하고 2027년에 20만 장에 도달할 것으로 예상된다는 점을 파악했다.